USB 2.0 고속 장치가 일부 PC나 케이블에서만 인식되지 않는다면 PCB 패턴부터 수정하면 안 됩니다. 케이블·호스트, VBUS·리셋, 펌웨어 열거(enumeration), D+·D- 물리 계층을 순서대로 분리해야 원인을 빠르게 좁힐 수 있습니다. 장치 설명자 요청 실패, 반복 연결음, Full-Speed로만 연결되는 증상은 서로 다른 단계에서 생길 수 있기 때문입니다.
핵심 답변
알려진 정상 케이블과 호스트에서 전원·펌웨어를 먼저 배제한 뒤, D+·D-의 극성, 90Ω 차동 임피던스, 연속 기준면, ESD·공통모드 초크, 비아·스텁을 커넥터부터 PHY까지 추적해야 합니다.
먼저 무엇을 분리해야 할까요?
USB 인식 실패는 운영체제 드라이버 문제처럼 보이지만 하드웨어, 펌웨어, 케이블과 호스트 조건이 같은 화면 메시지를 만들 수 있습니다. Microsoft는 인식되지 않는 USB 장치를 ETW 추적으로 분석하는 사례를 제공하며, 이는 오류가 나타난 시점의 프로토콜 로그를 보존하는 것이 유용하다는 뜻입니다. PCB를 손대기 전 동일 장치를 다른 호스트·포트·정상 케이블과 비교하고, 실패 시점의 로그와 전원 파형을 남겨야 합니다.
| 관찰 결과 | 우선 의심 영역 | 다음 확인 |
|---|---|---|
| 전원 인가 흔적이 없음 | VBUS, 커넥터, 퓨즈·스위치 | 커넥터 핀부터 전원 레일까지 전압 강하 |
| 연결 후 곧바로 반복 리셋 | 전원 무결성, BOR, 워치독 | VBUS·내부 레일·RESET 동시 측정 |
| 장치 설명자 요청에서 정지 | 펌웨어 응답 또는 신호 품질 | USB 로그와 D+·D- 파형 교차 확인 |
| Full-Speed는 되고 High-Speed만 실패 | 고속 PHY, 배선 손실·반사 | 스택업·임피던스·보호소자·아이 시험 |
| 케이블·호스트에 따라 결과가 달라짐 | 채널 여유 부족 | 같은 조건의 합격·불합격 보드 비교 |
전원 레일이 먼저 흔들린다면 산업용 제어보드 간헐 재부팅 진단을 먼저 적용하는 편이 맞습니다. 클록 자체가 불안정하다면 단종 크리스털 대체 후 MCU 부팅 실패와 원인이 겹칠 수 있습니다.
D+·D-에서 무엇을 확인할까요?
USB 2.0 High-Speed는 최대 480Mbps로 동작합니다. TI의 2026년 1월 개정 SLLA414A는 D+·D-를 90Ω ±15% 차동 임피던스로 제시하며, USB 2.0 경로에는 AC 결합 커패시터를 허용하지 않고 극성 반전도 허용하지 않는다고 정리합니다. Microchip의 AN 20.4도 같은 임피던스 범위와 연속 기준면, 같은 층의 유사한 길이·형상을 권고합니다.
임피던스는 선폭만으로 정해지지 않습니다
선폭과 간격 외에도 동박 두께, 유전체 두께와 유전율, 기준면, 솔더마스크가 임피던스에 영향을 줍니다. 따라서 다른 보드의 선폭 값을 그대로 복사하지 말고 실제 제조 스택업으로 계산한 뒤 제작사와 임피던스 쿠폰·측정 조건을 합의해야 합니다. 일반 고속 배선의 기본 원리는 고속 신호 PCB 레이아웃 원칙에서 더 자세히 확인할 수 있습니다.
기준면이 끊기면 리턴 경로도 돌아갑니다
D+·D- 아래에는 연속된 기준면이 필요합니다. 그라운드 분할, 보이드, 커넥터 실드 절개 또는 층 변경은 리턴 전류 경로를 길게 만들어 공통모드 노이즈와 반사를 키울 수 있습니다. 비아 전환이 불가피하면 두 신호의 비아 수와 구조를 대칭으로 맞추고 인접한 접지 전환 경로를 검토해야 합니다.
보호소자가 원인일 수도 있나요?
그럴 수 있습니다. ESD 다이오드나 공통모드 초크는 외부 충격과 EMI를 줄이기 위해 필요할 수 있지만, 잘못 고른 부품과 긴 분기 배선은 D+·D- 채널에 추가 용량과 불연속을 만듭니다. TI의 2024년 개정 USB 보호 가이드는 USB 2.0 데이터선용 ESD 다이오드에 4pF 미만의 낮은 커패시턴스를 권고합니다. 이는 TI가 제시한 설계 권고이며 실제 합격 여부는 사용 PHY, 커넥터, 전체 채널과 부품 데이터시트로 판단해야 합니다.
보호소자는 커넥터 가까이 두고 D+·D-가 보호소자까지 가지처럼 분기되지 않게 직접 통과시키는 편이 유리합니다. Microchip의 USB7206 체크리스트도 보호소자를 커넥터 가까이에 배치하고, 차동선에서 분기하지 않으며 낮은 임피던스로 그라운드에 연결하도록 안내합니다.
주의
보호소자를 임의로 제거한 상태를 최종 설계로 사용하면 ESD 내성이 사라질 수 있습니다. 원인 분리용 비교 시험을 하더라도 안전한 실험 환경에서만 진행하고, 최종안은 신호 품질과 ESD 요구를 함께 만족하도록 다시 검증해야 합니다.
실무 진단 순서는?
- 재현 조건을 고정합니다. 호스트, 포트, 케이블, 전원, 온도, 펌웨어 버전과 실패 메시지를 기록합니다.
- 전원·리셋을 먼저 봅니다. VBUS와 PHY·MCU 전원, RESET, 클록이 열거 과정에서 정상인지 확인합니다.
- 로그로 실패 단계를 찾습니다. 연결 감지, 버스 리셋, 속도 협상, 장치 설명자 응답 중 어디에서 멈추는지 구분합니다.
- 커넥터부터 PHY까지 역추적합니다. D+·D- 극성, 직렬저항, ESD, 초크, 테스트 패드, 비아와 분기 경로를 부분 회로도로 복원합니다.
- 실제 스택업으로 임피던스를 검토합니다. 선폭·간격만 보지 말고 제조 스택업과 기준면 연속성을 함께 확인합니다.
- 합격·불합격 보드를 같은 조건으로 비교합니다. 도통, 부품값, 파형, 전원, 보드 리비전과 부품 로트를 대응시킵니다.
- 수정안을 한 변수씩 검증합니다. 보호소자, 배선, 비아 또는 종단을 동시에 바꾸지 말고 원인과 효과를 분리합니다.
- 최종안은 적합성 시험으로 확인합니다. 양산 전에는 필요한 USB-IF 신호 품질·전기 시험과 제품 환경 조건을 적용합니다.
2026년 4월 공개된 USB 2.0 Electrical Compliance Test Specification v1.08은 High-Speed, Full-Speed와 Low-Speed의 전기 적합성 기준과 시험 설명을 제공합니다. 아이 다이어그램은 단순히 오실로스코프 화면을 보는 작업이 아니라 규정된 테스트 모드, 픽스처, 측정 지점과 마스크를 사용해야 합니다. USB-IF의 공식 도구 안내도 High-Speed 전기 시험을 위해 규격의 테스트 모드 구현이 필요하다고 설명합니다.
PCB 수정 우선순위
| 발견 항목 | 우선 조치 | 재검증 |
|---|---|---|
| D+·D- 극성 오류 | 회로·배선 교정 | 열거와 전기 시험 |
| 기준면 분할 통과 | 연속 GND 기준면 확보 | 임피던스·공통모드 노이즈 |
| 보호소자 분기·긴 스텁 | 커넥터 근접 직접 통과 배치 | 아이와 ESD 모두 확인 |
| 불필요한 비아·테스트 패드 | 전환 최소화와 대칭화 | 반사·삽입손실 비교 |
| 계산값과 제작 스택업 불일치 | 제조 조건으로 재계산 | 쿠폰·TDR 또는 적합한 측정 |
USB 인식 불량이 EMI 시험과 함께 나타난다면 보호소자만 키우기보다 결합 경로를 함께 봐야 합니다. 전원부 노이즈와 레이아웃을 다룬 DC-DC 컨버터 EMI 실패 진단을 내부 참고 자료로 연결할 수 있습니다.
적법한 분석 범위
회로 추적과 PCB 분석은 의뢰인이 소유하거나 적법하게 사용할 권한이 있는 장비의 유지보수, 고장 분석, 호환성 확보, 품질 개선과 보유 설계 자료 복원처럼 정당한 목적에서 진행해야 합니다. 타인의 저작권, 특허권, 영업비밀이나 계약상 권리를 침해하는 무단 복제를 전제로 해서는 안 됩니다. 이 글의 법률 내용은 일반 정보이며 개별 사안은 변리사나 변호사의 검토가 필요합니다.
USB D+·D- 인식 불량의 회로·PCB 검토가 필요하신가요?
일부 호스트에서만 인식되지 않거나 High-Speed 협상이 실패한다면 전원·펌웨어와 D+·D- 물리 경로를 구분해야 합니다. 네텍(NETECH)은 사이트에서 확인된 PCB 역설계, 회로 분석·시뮬레이션과 설계 검증 범위 안에서 사전 기술 검토를 지원합니다.
의뢰 전 PCB 원본, 기판 앞·뒷면 사진, 회로도, BOM, 거버 파일, 스택업, USB PHY·보호소자 정보, 고장 증상, 사용 호스트·케이블과 동작 조건을 준비해 주세요. 자료가 없으면 보유 여부와 확인 가능한 부품 마킹을 알려주세요.
사전 검토 대상과 작업 가능 범위는 기판 상태, 층수, 손상, 코팅, 부품 식별 가능성, 보유 자료와 펌웨어·보안 접근 가능성에 따라 달라질 수 있습니다. 상담은 가능 여부와 분석 범위를 확인하는 단계이며 결과, 비용 또는 기간을 미리 보장하지 않습니다.
상호 네텍(NETECH) · 대표 전영기 · 031-267-4481 · spray4481@daum.net
경기 수원시 팔달구 인계동 1123-1 비봉빌딩 303호
정리
USB 2.0 고속 인식 실패는 케이블·호스트, 전원·리셋, 펌웨어 열거, D+·D- 물리 계층을 차례로 분리해야 해결할 수 있습니다. PCB에서는 극성과 부품 연결을 확인한 뒤 실제 스택업 기반의 90Ω 차동 임피던스, 연속 기준면, 보호소자의 용량·배치, 비아와 스텁을 점검해야 합니다. 수정 후에는 정상·불량 보드를 같은 조건으로 비교하고 필요한 공식 전기 적합성 시험으로 최종안을 검증해야 합니다.
참고 자료
- USB-IF USB 2.0 Specification, 2025년 6월 게시본
- USB-IF Electrical Compliance Test Specification v1.08, 2026년 4월
- TI High-Speed Layout Guidelines SLLA414A, 2026년 1월 개정
- TI High-Speed Interface Layout Guidelines SPRAAR7J
- TI ESD and Surge Protection for USB Interfaces
- Microchip USB333x Transceiver Layout Guidelines
- Microsoft USB Unknown Device 추적 사례
#USB20 #USB인식실패 #장치설명자오류 #고속신호PCB #차동임피던스 #D플러스D마이너스 #PCB레이아웃 #신호무결성 #회로분석 #설계검증
