산업용 이더넷이 부팅 직후에는 연결되지만 시간이 지나면 끊기거나, 1Gbps 대신 100Mbps로만 협상된다면 RJ45 커넥터부터 교체하기보다 케이블·링크 파트너, PHY 전원과 리셋, 스트랩·레지스터, MDI 배선과 마그네틱스를 순서대로 분리해야 합니다. 같은 ‘링크 불안정’도 발생 단계가 다르면 수정할 회로와 PCB 영역이 완전히 달라집니다.
핵심 답변
정상 케이블과 스위치로 외부 조건을 고정하고, PHY 전원·클록·리셋과 MDIO 상태를 먼저 확인한 뒤 PHY-마그네틱스-RJ45 구간의 100Ω 차동 임피던스, 기준면, 비아·스텁, 실드·섀시 접지를 검토해야 원인을 좁힐 수 있습니다.
증상부터 분류하세요
링크 LED가 켜졌다는 사실만으로 통신 경로 전체가 정상이라고 판단할 수는 없습니다. 링크는 올라오지만 패킷 오류가 증가할 수 있고, 1Gbps 협상에 실패한 뒤 낮은 속도로 연결될 수도 있습니다. 재부팅 전에 PHY 레지스터와 오류 상태를 보존하고, 정상 보드와 같은 조건에서 비교하는 것이 중요합니다.
| 관찰 증상 | 우선 의심 영역 | 첫 확인 항목 |
|---|---|---|
| 링크 LED가 전혀 켜지지 않음 | 전원·리셋·클록·스트랩 | 전원 레일, RESET, XI/XO 또는 기준 클록 |
| 링크 업·다운이 반복됨 | 자동 협상·MDI 채널 여유 | 협상 상태, 케이블 교차 비교, PHY 오류 카운터 |
| 1Gbps만 실패하고 100Mbps는 연결됨 | 4쌍 MDI·마그네틱스·배선 손실 | 네 쌍 도통·임피던스·비아·부품 사양 |
| 부하나 모터 동작 때만 끊김 | 전원 무결성·공통모드 노이즈·접지 | PHY 전원과 링크 상태의 시간 상관관계 |
| 특정 케이블·스위치에서만 실패 | 채널 마진·자동 협상 호환 조건 | 길이·규격이 다른 정상 케이블과 링크 파트너 비교 |
전원 변동과 함께 끊긴다면 산업용 제어보드 간헐 재부팅 진단을 먼저 적용하고, 기준 클록 기동이 의심되면 MCU 발진 여유 검증 순서를 함께 확인하는 편이 효율적입니다.
MDIO로 단계를 나누세요
PHY가 관리 인터페이스를 지원한다면 MDIO 레지스터는 단순한 설정 창이 아니라 고장 영역을 나누는 근거가 됩니다. PHY ID, 링크 상태, 자동 협상 완료 여부, 협상 속도와 듀플렉스, 파트너 광고 능력, 오류 카운터를 재부팅 전후로 비교하세요. 레지스터 주소와 의미는 제품마다 다르므로 반드시 해당 PHY 데이터시트와 개정된 트러블슈팅 문서를 기준으로 해야 합니다.
2026년 5월 개정된 TI의 DP83867 트러블슈팅 가이드는 반복적인 1Gbps 링크 업·다운을 별도 절차로 다루고, 디지털·PCS 루프백 결과를 이용해 내부 데이터 경로와 MDI·링크 파트너 영역을 분리하도록 안내합니다. 이 절차는 DP83867용이므로 다른 PHY에 레지스터 값을 그대로 적용하면 안 되지만, ‘내부 경로와 외부 채널을 단계적으로 분리한다’는 진단 원리는 유용합니다.
- 외부 조건 고정: 알려진 정상 케이블·스위치·포트로 재현 조건을 만듭니다.
- 전원과 기동 확인: PHY의 아날로그·디지털 전원, 리셋 해제, 기준 클록과 스트랩 래치 조건을 확인합니다.
- MDIO 상태 저장: PHY ID, 링크, 자동 협상, 속도, 오류 상태를 링크 다운 직후 읽습니다.
- 내부 경로 분리: 제품이 지원하면 MAC·PCS·디지털 루프백을 데이터시트 절차대로 실행합니다.
- MDI 경로 역추적: PHY 핀부터 종단·ESD·마그네틱스·RJ45까지 연결과 부품 마킹을 복원합니다.
- 정상 보드 교차 비교: 같은 펌웨어와 조건에서 레지스터, 전원 파형, 부품값과 PCB 리비전을 비교합니다.
MDI 레이아웃 기준은?
TI의 Ethernet PHY PCB Design Layout Checklist는 일반 이더넷 PHY 설계 점검용으로 MDI를 100Ω 차동 임피던스 ±10%로 관리하고, 총 길이 2인치 미만, 1Gbps에서 쌍내 길이 차 20mil 이내, 10/100Mbps에서 50mil 이내를 권고합니다. 또한 비아와 스텁을 최소화하도록 안내합니다. 이 값은 TI 체크리스트의 일반 권고이므로 실제 설계에서는 사용 PHY, 마그네틱스, 케이블과 PCB 제조 스택업의 공식 요구가 우선합니다.
기준면과 금속 금지 영역은 구분합니다
MDI 배선 아래에는 연속된 기준면이 권장되지만, 마그네틱스 아래는 같은 규칙을 기계적으로 적용하면 안 됩니다. TI는 마그네틱스 아래 모든 층에 금속을 두지 않는 구성을 권고하고, MDI 선로 아래의 기준면은 부품별 보이드 조건을 고려하도록 설명합니다. 즉 ‘차동선 아래 연속 기준면’과 ‘절연 부품 아래 금속 제한’을 동시에 만족하도록 영역을 나눠야 합니다.
100Ω은 선폭 하나로 결정되지 않습니다
차동 임피던스는 선폭·간격뿐 아니라 유전체 두께, 유전율, 동박 두께, 솔더마스크와 기준면 거리에 따라 달라집니다. 다른 보드의 치수만 복사하지 말고 실제 제작 스택업으로 계산하고, 필요하면 임피던스 쿠폰이나 적합한 측정으로 확인해야 합니다. 기본적인 고속 배선 검토는 고속 신호 PCB 레이아웃 원칙과 연결됩니다.
마그네틱스와 접지를 보세요
마그네틱스는 단순 커넥터 부품이 아니라 PHY와 케이블 사이의 절연·공통모드 경로를 결정합니다. 센터탭 구조, 내부 종단 여부, 사용 속도, 내전압과 핀맵이 PHY 회로와 일치하는지 데이터시트끼리 대조해야 합니다. 10/100용과 기가비트용 회로를 외형이나 핀 수만으로 판단해서는 안 됩니다.
Microchip의 2025년 LAN8842 하드웨어 체크리스트는 해당 기가비트 PHY 설계에서 MDI 100Ω, 쌍별 길이 정합, 신호 경로의 교차·비아 회피와 RJ45 실드의 섀시 접지를 제시합니다. 센터탭 커패시터와 75Ω 종단값은 LAN8842 회로에 귀속되는 예시이므로 다른 PHY에 그대로 복사하지 말고 해당 제품의 공식 회로를 확인해야 합니다.
주의
오실로스코프 프로브나 임시 점퍼는 고속 차동선에 추가 용량과 스텁을 만들 수 있습니다. 링크가 살아나는지 확인하려고 마그네틱스 절연을 우회하거나 보호소자를 최종 설계에서 제거해서도 안 됩니다. 측정 방법과 프로브 연결은 장비 안전, 절연과 ESD 요구를 함께 고려해야 합니다.
수정 우선순위는?
수정은 한 번에 한 변수만 바꾸고, 링크 업 여부뿐 아니라 협상 속도·오류 카운터·장시간 부하와 온도 조건을 함께 비교해야 합니다.
| 발견 항목 | 우선 조치 | 재검증 |
|---|---|---|
| 전원·리셋·스트랩 이상 | 기동 조건과 부품값 교정 | 냉간·열간 반복 부팅과 MDIO 기본값 |
| MDI 핀맵·센터탭 불일치 | PHY·마그네틱스 공식 회로로 교정 | 10/100/1000 자동 협상과 네 쌍 상태 |
| 임피던스·기준면 불연속 | 실제 스택업 기준 재배선 | 리턴로스·링크 마진·패킷 오류 |
| 불필요한 비아·테스트 스텁 | 전환 최소화와 쌍 대칭화 | 속도별 링크 안정성과 EMI |
| 실드·섀시 접지 경로 문제 | 제품 EMC 구조에 맞게 재검토 | ESD·내성·방사와 링크 동시 확인 |
온도나 부하에 따라 링크가 끊긴다면 산업용 제어보드 반복 과열 트립 진단과 함께 전원·열 조건을 교차 확인할 수 있습니다.
적법한 분석 범위
회로 추적과 PCB 분석은 의뢰인이 소유하거나 적법하게 사용할 권한이 있는 장비의 유지보수, 고장 분석, 호환성 확보, 품질 개선과 보유 설계 자료 복원처럼 정당한 목적에서 진행해야 합니다. 타인의 저작권, 특허권, 영업비밀이나 계약상 권리를 침해하는 무단 복제를 전제로 해서는 안 됩니다. 이 글의 법률 내용은 일반 정보이며 개별 사안은 변리사나 변호사의 검토가 필요합니다.
산업용 이더넷 링크 불안정의 회로·PCB 검토가 필요하신가요?
링크 업·다운 반복, 1Gbps 협상 실패 또는 특정 케이블에서만 발생하는 통신 중단은 전원·클록·스트랩과 PHY-마그네틱스-RJ45 경로를 나눠 확인해야 합니다. 네텍(NETECH)은 사이트에서 확인된 PCB 역설계, 회로 분석·시뮬레이션과 설계 검증 범위 안에서 사전 기술 검토를 지원합니다.
의뢰 전 PCB 원본, 기판 앞·뒷면 사진, 회로도, BOM, 거버 파일, PCB 스택업, PHY·마그네틱스 부품명, 고장 증상, 케이블·스위치와 동작 조건을 준비해 주세요. 자료가 없다면 보유 여부와 식별 가능한 부품 마킹을 알려주세요.
사전 검토 대상과 작업 가능 범위는 기판 상태, 층수, 손상, 코팅, 부품 식별 가능성, 보유 자료와 펌웨어·보안 접근 가능성에 따라 달라질 수 있습니다. 상담은 가능 여부와 분석 범위를 확인하는 단계이며 결과, 비용 또는 기간을 미리 보장하지 않습니다.
상호 네텍(NETECH) · 대표 전영기 · 031-267-4481 · spray4481@daum.net
경기 수원시 팔달구 인계동 1123-1 비봉빌딩 303호
정리
산업용 이더넷 링크 불안정은 커넥터 하나의 문제로 단정할 수 없습니다. 외부 케이블·링크 파트너를 고정한 뒤 PHY 전원·리셋·클록·스트랩, MDIO 상태, 내부 루프백, MDI 배선과 마그네틱스를 순서대로 분리해야 합니다. PCB에서는 실제 스택업 기반 100Ω 차동 임피던스, 기준면과 마그네틱스 금속 제한, 비아·스텁, 실드·섀시 접지를 확인하고 속도·부하·온도 조건에서 수정안을 다시 검증해야 합니다.
참고 자료
- TI DP83867 Troubleshooting Guide, 2026년 5월 개정
- TI Ethernet PHY PCB Design Layout Checklist
- TI Industrial Gigabit Ethernet PHY Reference Design
- Microchip LAN8842 Hardware Design Checklist, 2025년
- Microchip LAN9646 Hardware Design Checklist
- NXP PCB Design Guidelines for Automotive Ethernet
- Analog Devices Ethernet PHY Link and Cable Diagnostics
#산업용이더넷 #이더넷링크불안정 #EthernetPHY #RJ45 #마그네틱스 #MDI #차동임피던스 #PCB레이아웃 #회로분석 #설계검증
